 |
||
|
||
Accueil > Forum TERATEC > Ateliers
Atelier 5 - de 14h00 à 17h30
Machine learning & Maintenance prédictive
Présidé par Erick JONQUIERE, AFNet et Jean-Laurent PHILIPPE, Intel
« Détection d’anomalies en temps réel et prédiction de pannes de robots » L’IA dans les usines d’Intel
Intel est l'un des principaux fabricants de semiconducteurs au monde. Les sites de fabrication d'Intel emploient un grand nombre de robots pour transporter des galettes au sein de l'usine. Les défauts des robots affectent les taux de rendement, les interruptions de la production et donc la productivité de l’usine. Cette présentation explique comment Intel utilise l'IA pour prédire les défaillances des robots. La première partie examinera les défis algorithmiques: Comment obtenir des données, comment les analyser, comment obtenir des données «étiquetées», comment créer une solution évolutive, et comment créer un bon outil de prédiction. La deuxième partie exposera les défis d'ingénierie: taille et fréquence des données, sensibilité et sécurité de l’information, latence et réactivité, passage à l’échelle. Et la dernière section présentera ce à quoi ressemble la solution réelle mise en production.
 |
 |
|---|
 |
Biographie : Dr. Jean-Laurent Philippe est Spécialiste Technique HPC Senior dans le groupe Data Center Sales d’Intel. Il travaille en étroite collaboration avec les grands comptes utilisateurs du calcul haute performance (HPC / AI), les principaux OEMs, et les partenaires de l’écosystème HPC, dans le but de définir et concevoir les solutions HPC/AI répondant à la demande croissante de performances et d’efficacité énergétique des applications HPC. Ces solutions incluent non seulement les éléments de calcul (microprocesseurs tels que les familles de processeurs Intel® Xeon®) mais aussi les solutions d’interconnexion (Architecture Intel Omni-Path et les solutions réseaux d’Intel), le stockage (offre de SSD Intel) et les outils Intel (compilateurs, bibliothèques optimisées, outils d’optimisation tels que Intel Parallel Studio XE, …).
Jean-Laurent Philippe a rejoint Intel il y a 25 ans et a occupé de nombreux postes dans le support technique et l’avant-vente, et il a été le manager de nombreuses équipes d’avant-vente techniques. Précédemment, il était le Directeur Technique d’Intel EMEA pour l’Internet des Objets et son équipe avait la responsabilité de mettre en place et développer l’écosystème avec des solutions pour l’Internet des Objets basées sur des solutions, des plates-formes, des technologies, des produits, développés par Intel et utilisés comme blocs de base. Jean-Laurent Philippe a obtenu un doctorat de l’INPG (Grenoble, France) en Informatique sur la parallélisation automatique pour des architectures à mémoire distribuée, et en mathématiques appliquées (cryptographie). Il détient 2 brevets au Japon sur des techniques de parallélisation automatique. |
Inscrivez-vous dès à présent et obtenez votre badge en cliquant ici
- Le Forum TERATEC est strictement réservé aux professionnels.
- Participation gratuite aux conférences et aux ateliers (sous réserve des places disponibles).
- L'enregistrement en ligne est obligatoire. Le plan Vigipirate étant porté à son niveau le plus élevé, il est obligatoire de s'inscrire en ligne préalablement et de venir muni(e) d'une pièce d'identité pour pouvoir participer au Forum TERATEC.
- Le badge délivré vous donnera accès gracieusement à l'ensemble des évènements du Forum TERATEC
Pour toute autre information concernant les ateliers techniques, prière de contacter :
Jean-Pascal JEGU
Tél : +33 (0)9 70 65 02 10 - Mob.: +33 (0)6 11 44 49 59
jean-pascal.jegu@teratec.fr
Campus TERATEC
2, rue de la Piquetterie
91680 BRUYERES-LE-CHATEL
France